Page 2 sur 3
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 11:27
par ronan29
Oui...
Je début, je pensais inhiber les entrées pour ne pas faire apparaitre les bits d’erreurs ou défauts des entrées (car elle ne sont pas câblées sur la baie de test.
Je vais essayer.
Merci pour tout
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 11:30
par itasoft
on ne peut pas inhiber les entrées sur PL7-PRO ni les sorties d'ailleurs
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 13:30
par Bruce33
itasoft a écrit : ↑30 sept. 2021, 11:30
on ne peut pas inhiber les entrées sur PL7-PRO ni les sorties d'ailleurs
Bonjour.
Pour "inhiber" les sorties, on peut éventuellement utiliser le bit système %S9 de mise en position de repli des sorties.
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 13:41
par Bruce33
Et apparemment l'inhibition des entrées/sorties est prévue dans des bits de mot système :
- %SW8:X0 = 1 pour inhiber l'acquisition des entrées de la tâche MAST
- %SW8:X1 = 1 pour inhiber l'acquisition des entrées de la tâche FAST
- %SW9:X0 = 1 pour inhiber la mise à jour des sorties de la tâche MAST
- %SW9:X1 = 1 pour inhiber la mise à jour des sorties de la tâche FAST
Mais je n'ai jamais utilisé cela, je ne sais pas ce que cela implique pour les défauts de voies.
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 16:05
par itasoft
slts,
Les %SW c'est sur Unity , elle est sur un TSX57 sous PL7-PRO , il faut lire avant de répondre
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 16:27
par Bruce33
itasoft a écrit : ↑30 sept. 2021, 16:05
slts,
Les %SW c'est sur Unity , elle est sur un TSX57 sous PL7-PRO , il faut lire avant de répondre
As-tu vérifié l'aide de PL7 Pro ?
Re: Simulation programme TSX57
Posté : 30 sept. 2021, 16:44
par itasoft
slts,
enfer et damnation !!!!! j'ai confondu avec les mots système du PL7-3 avec tous ces PL7
je perds les pédales (ça veut pas dire que je perds mes relations)
excuses
Re: Simulation programme TSX57
Posté : 04 oct. 2021, 09:26
par ronan29
Merci pour vos aides, j'ai réussi a faire une supervision simple (Une entrée TOR et une Sortie TOR) je vais essayer plus compliqué maintenant. Vous m'avez grandement aidé. je vais regarder également le forçage des bits Système et voir le comportement.
Re: Simulation programme TSX57
Posté : 04 oct. 2021, 18:53
par itasoft
slts,
vu mon message privé concernant le Premium (TSX57) ?
Re: Simulation programme TSX57
Posté : 18 oct. 2021, 09:52
par ronan29
Bonjour,
La lecture/écriture des Sortie/Entrées TOR pas de soucie.
Par contre l'écriture des Entrées ANA il me dit qu'elle ne sont configuré quand lecture... pareil pour le bit %Ix.MOD.ERR
Je voudrais forcer ces valeur avec controbuild mais je ne vois pas comment je peut validé l’écriture des bits MOD.ERR et des entrées ANA